シリコンインターポーザー ── 数センチに数万本の銅線を引く「回路のないチップ」

俺の最初の疑問

シリコンインターポーザーって何や？ せいぜい数センチ四方やろ。そん中に数千・数万の銅線を引くってことか？

まず一言でいうと

シリコンインターポーザーは「トランジスタをほぼ載せていない、配線専用の巨大なシリコンチップ」。 スイッチ (＝計算する回路) は作らず、銅の細い配線だけを超高密度に引くために、わざわざシリコンの土台を使う。だから業界では「回路のないチップ」と呼ばれる。

役割は中継。GPU と HBM を数 mm の至近距離で、数千〜数万本の銅線で結ぶ。これがあるおかげで HBM の馬鹿でかい帯域が成立する。前に書いた HBM の記事 の、ちょうど真下の物理層がこいつや。

何と比べるとわかるか

まず土台になる言葉を、下から積んで整理する。

用語	一言で	材料	役割
シリコン	電気を通す / 止めるを切り替えられる土台	Si (砂由来)	すべての土台
トランジスタ	電気で動く極小スイッチ	シリコン上に作る	計算する (1 / 0)
PCB	外側の粗い道路網 (緑のあの板)	樹脂 + 銅	部品を載せてつなぐ
TSV	シリコンを縦に貫く銅の穴	銅	上下の層をつなぐ

ポイントは配線の細かさが層によって桁違いなこと。下の基板ほど線が太く、チップに近づくほど細い。

配線媒体	材料	配線幅
PCB (プリント基板)	樹脂	50〜100μm
パッケージ基板	樹脂	10〜20μm
有機インターポーザー / RDL	樹脂	数〜10μm
シリコンインターポーザー	シリコン	1〜5μm
チップ本体	シリコン	1μm 未満

シリコンは半導体製造プロセスをそのまま使えるので、樹脂より桁違いに細い線が引ける。インターポーザーは「チップの細かさ」と「基板の粗さ」の段差を埋める中継層、という位置づけ。

何が問題なのか ── 「細い銅線にしたら帯域減るやろ？」

ここが一番引っかかった核心。配線は銅線や。銅線を細くしたら、帯域も小さくなるんちゃうの？

結論から言うと、1 本だけ見たら君の直感は正しい。細い線は抵抗が大きく、高い周波数の信号を遠くまで送ると鈍る。だから 1 本あたりの速さは落ちる。これは否定しない。

問題は「帯域がどこから来ているか」や。

全体の帯域 = (1 本あたりの速さ) × (本数)
                   ↓細くすると↓        ↓細くすると↓
                 少し下がる          桁違いに増える

細くする最大の狙いは「同じ面積に何倍も本数を詰められる」こと。1 本の速さを少し犠牲にして、本数を 10 倍・100 倍に増やす。掛け算の結果、全体の帯域は上がる。

HBM が実際にやっていることがまさにこれ。

• 1 本 (1 ピン) の速さはむしろ控えめ (HBM3 で 1 ピン約 6.4 Gbps。PCIe や Ethernet の 1 本のほうがよっぽど速い)。
• そのかわり 1 スタックで 1024 本を束ねる。
• 6.4 Gbps × 1024 ≒ 約 820 GB/s。これを 6〜8 スタック載せて、GPU 全体では数 TB/s に届く。

つまり HBM の作戦は「細く・遅く・短く・超大量」。これは Ethernet や PCIe の SerDes が取る「太く・速く・少数」と真逆の設計思想や。

そして「細く・遅く」が成立する条件が距離が短いこと。細い線の弱点 (抵抗で鈍る) は距離が長いほど致命的になる。でも GPU と HBM は数 mm しか離れていない。短いから、細くて遅くても問題にならない。インターポーザーは、この『距離を数 mm に縮める装置』。 だから細い大量作戦が成立する。

図で見る

まず、配線の細かさが層ごとにどう違うか。下が粗く、上が細い。

次に、核心の「細くしたら帯域減るやろ？」への答え。左 (HBM) と右 (PCIe / Ethernet) で作戦が真逆。

混乱しやすいポイント

① 「細い＝帯域が小さい」は 1 本の話。 システム全体は本数で取り返す。君がネットワークで知ってる 100GbE = 4 レーン × 25G と同じ構造で、帯域は「速さ × 本数」。インターポーザーは本数を稼ぐための装置。

② CoWoS ＝ インターポーザーそのもの、ではない。 CoWoS は TSMC の先端パッケージング技術の商品名で、Chip on Wafer on Substrate の略。チップ → ウェハ (＝インターポーザー) → 基板 の 3 段重ねという載せ方を指す。シリコンインターポーザーはその中の 1 階層。枝番があり、土台がまるごとシリコンなのが CoWoS-S、シリコンの橋だけ局所的に使って残りを RDL にするのが CoWoS-L (Blackwell 世代でここに移った)。

③ 有機とシリコンはどっちが上、ではなく使い分け。 シリコンは配線の細かさで勝つが、高い・大きく作れない・脆い。有機 (樹脂) はその逆で、配線は粗いが安く・大きく・割れにくい。HBM を至近で大量につなぐような本当に高密度が要る所はシリコン、そこまで要らない所は有機、と棲み分ける。だから「シリコンを全面に使わず、配線は RDL で済ませ、高密度が要る所だけシリコンの橋を入れる」CoWoS-L の発想が出てくる。

④ 土台がシリコンなのに配線が銅なのは役割分担。 シリコン＝高精度な土台 (細い配線・高密度な TSV・チップと熱膨張率が近い)、銅＝電気を流す道路 (アルミより抵抗が低く高速信号に有利)。シリコンを縦に貫く TSV も、穴を銅で埋めた「銅の柱」。

たとえ話

• 細い大量 vs 太い少数 ＝ 細いストロー 1024 本を 5cm 束ねるのと、太いホース 1 本を 50m 引くの、どっちが水を多く流せる？ 距離が短ければ「細いの大量」が勝つ。
• インターポーザー ＝ 形の合わないコンセントに挟む変換アダプター。機器 ←→ 変換アダプター ←→ コンセント の「間に入るもの (interpose ＝ 間に置く)」。ただし単なる延長ではなく、端子の間隔を細かく作り直す変換器。
• TSV (横配線と縦穴) ＝ 各フロアの廊下 (横配線) とビルを貫くエレベーター (TSV)。両方ないとビルとして機能しない。

出てきた言葉の変換表

出てきた言葉	つまり何の話？
シリコンインターポーザー	トランジスタを載せず、銅の細い配線だけを引く中継用シリコン板
配線が銅 (Cu)	アルミより抵抗が低く高速信号で有利。だから今の配線はほぼ銅
TSV (Through-Silicon Via)	シリコンを縦に貫いて上下をつなぐ、銅で埋めた縦穴
RDL (再配線層)	表面に薄い膜の配線を積んで端子の位置・間隔を作り直す層。樹脂の上にも作れる
有機インターポーザー	樹脂 (＝有機・炭素ベース) 製の中継層。配線は粗いが安く大きく作れる
CoWoS	TSMC のパッケージ技術。チップ → インターポーザー → 基板 の載せ方の総称
CoWoS-S / CoWoS-L	S＝土台まるごとシリコン。L＝シリコンの橋だけ局所的、残りは RDL
レチクル限界	露光 1 ショットで作れる面積の上限。インターポーザーを大きくできない理由

深掘りメニュー 次におすすめのトピック

この記事の続きとして、未来の自分が次に掘るといいトピック。

• レチクル限界と CoWoS の供給制約 ── 露光 1 ショット ≒ 858mm² の壁。なぜインターポーザーを大きくできず、それが AI GPU の出荷を律速するのかの本丸。
• CoWoS-S / -R / -L の違い ── Blackwell でなぜ CoWoS-L に移ったか。シリコンを減らして RDL に逃がす最前線の設計。
• なぜシリコンだと μm 配線が引けるのか ── 半導体製造プロセス (露光・成膜・エッチング) を一段掘ると、樹脂との差が原理から腹落ちする。
• HBM の 1024bit バスと真下のインターポーザー ── なぜ HBM だけこんな広いバスを引けるのか。配線の出口がインターポーザーで決まる構造。